IBM представляє чіп менше 1 нанометра з 100 мільярдами транзисторів, продовжуючи закон Мура

У четвер IBM представила першу у світі технологію чіпів з розміром нижче 1 нанометра — дослідницький прототип на рівні 0,7 нм, який вміщує майже 100 мільярдів транзисторів на чіпі розміром з ніготь.

• Ключові висновки:
• • Чіп IBM Nanostack на рівні 0,7 нм вміщує майже 100 мільярдів транзисторів, що майже вдвічі перевищує щільність чіпа IBM 2021 року.
• • 3D-архітектура забезпечує до 70% кращу енергоефективність, орієнтуючись на робочі навантаження прискорювачів штучного інтелекту (ШІ) із покращеним масштабуванням SRAM на 40%.
• • IBM Research бачить шлях до виробництва за п’ять років і прогнозує, що конструкція Nanostack підтримує принаймні десятиліття подальшого масштабування напівпровідників.

Нова архітектура, а не просто менший чіп

Оголошення зосереджене на тому, що IBM називає «Nanostack» — абсолютно новою тривимірною архітектурою транзисторів, розробленою на її дослідницькому напівпровідниковому підприємстві в Олбані, Нью-Йорк. Конструкція розташовує та зміщує транзистори вертикально у двох зв’язаних шарах, використовуючи надтонкий діелектричний матеріал для їх розділення.

Такий підхід принципово відрізняється від технології нанолистів, яку IBM започаткувала, а широка галузь прийняла. Нанолисти стискали особливості у двох вимірах. Nanostack додає щільності в третьому.

«Ми не просто робимо транзистори меншими, ми переосмислюємо, як будуються чіпи, щоб забезпечити значно більшу потужність та енергоефективність», — сказав Джей Гамбетта, директор IBM Research і член IBM Fellow.

Що показують цифри

Опубліковані технічні результати IBM, представлені на VLSI 2026, повідомляють про наступне порівняно з чіпом IBM на 2 нм від 2021 року:

• Майже вдвічі більша щільність транзисторів
• До 50% більша продуктивність
• До 70% краща енергоефективність
• 40% покращення у масштабуванні SRAM

Покращення SRAM має значення особливо для робочих навантажень ШІ. Пропускна здатність пам’яті на чіпі є обмежувальним фактором для прискорювачів ШІ, а краще масштабування SRAM дозволяє розробникам чіпів розміщувати більше пам’яті ближче до процесора без збільшення площі або енергоспоживання.

Чому маркування 0,7 нм потребує контексту

Номери сучасних техпроцесів більше не відповідають буквальним фізичним розмірам. Шари каналів транзисторів у конструкції IBM Nanostack мають товщину приблизно 5 нанометрів, або близько 15 атомів кремнію. Позначення 0,7 нм відображає покоління щільності та продуктивності, а не пряме вимірювання кожної особливості на чіпі.

IBM визнала це безпосередньо. Позиція компанії полягає в тому, що метод Nanostack забезпечує ефективні досягнення, очікувані від масштабування нижче 1 нм, шляхом переходу на вертикальне розташування, а не стискання кожного виміру до атомних меж.

Шлях уперед для закону Мура

Напівпровідникова галузь зазнала зростаючого тиску, оскільки традиційне двовимірне зменшення досягає фізичних обмежень, включаючи квантове тунелювання, розсіювання тепла та вартість виробництва. Темпи зростання від суто літографічних покращень сповільнилися.

Підхід IBM вирішує це завдяки додаванню щільності через послідовну 3D-інтеграцію. Компанія прогнозує, що архітектура Nanostack може підтримувати принаймні десятиліття подальшого масштабування від цього моменту.

Ден Хатчесон з Techinsights сказав, що ця розробка додає «ще 10, 15 років до дорожньої карти».

Основні конкуренти, такі як Intel, Samsung і TSMC, досліджують пов’язані тривимірні стратегії транзисторів, включаючи конструкції complementary FET. Оголошення IBM представляє робочу демонстрацію перевіреного шляху на порозі нижче 1 нм.

Дослідницька екосистема в Олбані

IBM проводить цю роботу разом із партнерами, включаючи Lam Research, Tokyo Electron і SCREEN Semiconductor Solutions. Підприємство в Олбані також розміщуватиме літографічний інструмент High Numerical Aperture Extreme Ultraviolet від ASML, необхідний для наступної фази логічного масштабування.

IBM окремо оголосила про плани створити Anderon, окремий квантовий ливарний завод, призначений для виробництва квантових пластин у комерційних масштабах.

Час до виробництва

Чіп Nanostack залишається дослідницьким прототипом, хоча IBM підтвердила, що він продемонстрував функціонування інвертора CMOS з очікуваною продуктивністю перемикання. IBM бачить шлях до впровадження у виробництво вже через п’ять років, або приблизно в 2031 році.

Оголошення не сигналізує про неминучий випуск продукту. Воно сигналізує про те, що наступне покоління апаратного забезпечення галузі має життєздатну структурну основу.