IBM presenta un chip Nanostack de 0,7 nm con 100 mil millones de transistores, logrando una ganancia del 70% en eficiencia energética.

IBM anunció el 25 de junio su chip nanostack en el nodo de 0,7 nanómetros, con casi 100 mil millones de transistores y una arquitectura vertical tridimensional. En comparación con el chip de 2 nm de IBM de 2021, el nuevo diseño ofrece casi 2 veces la densidad de transistores, hasta un 50 % más de rendimiento y hasta un 70 % de mejora en eficiencia energética, con un 40 % mejor escalado de SRAM. El enfoque de transistores apilados en 3D, desarrollado en las instalaciones de investigación de IBM en Albany, Nueva York, y presentado en VLSI 2026, aborda las limitaciones de ancho de banda de memoria en chip para aceleradores de IA.

IBM ve un camino hacia la adopción en producción en un plazo de cinco años, alrededor de 2031. La empresa proyecta que la arquitectura nanostack puede soportar al menos una década de escalado continuo de semiconductores, extendiendo la Ley de Moore a medida que la reducción bidimensional tradicional enfrenta limitaciones físicas. El chip sigue siendo un prototipo de investigación con operación CMOS funcional demostrada.