華為揭示 Tau 縮放定律，目標 2031 年實現 1.4 奈米

華為董事局成員暨半導體業務部門負責人何庭波於 5 月 26 日 IEEE 電路與系統國際研討會公布「Tau（τ）縮放定律」和「LogicFolding」晶片架構，聲稱可在不依賴 EUV 極紫外光刻設備下，實現 55% 電晶體密度提升和 41% 功耗效率提升；目標在 2031 年達到相當於 1.4nm 製程的電晶體密度。

Tau 縮放定律的技術邏輯：從幾何縮小到時間優化

Tau 縮放定律的核心創新在於技術路線的轉變：傳統摩爾定律（Moore's Law）依賴縮小電晶體的物理幾何尺寸（需要更先進的光刻技術）；Tau 縮放定律轉而聚焦於「時間域」信號優化，通過降低信號傳播的電阻和電容負載來提升等效電晶體密度，繞開了對更先進光刻機的依賴。

LogicFolding 是 Tau 縮放定律的物理執行架構，將邏輯電路折疊並堆疊為雙層框架，縮短內部連線長度，從而同時提升功耗效率和電晶體密度。華為聲稱的量化目標：55% 電晶體密度提升、41% 功耗效率提升，2026 年麒麟晶片電晶體密度達 238 MTr/mm²。值得注意的是，這些數字均來自華為內部聲明，尚未經過第三方基準測試的獨立驗證。

輝達的已確認競爭優勢與尚待解決的挑戰

輝達的已確認競爭優勢：CUDA 軟件生態系統是目前 AI 模型訓練的行業標準，開發者切換成本極高；台積電的 3nm 製造合作確保了當前最先進的硬件性能；Oracle Cloud Infrastructure 等超大規模雲服務商的 Vera CPU 大規模部署計劃已確認；J Stern 分析師 Chris Rossbach 表示：「這家晶片製造商在 AI 領域的主導地位無人能及，因為與資金緊張的競爭對手不同，它有資源超越它們。」

華為尚待解決的已知挑戰：無獨立基準測試結果驗證大規模 AI 訓練環境的性能；製造良率（Yield Rate）的規模化仍不確定；散熱管理、電源效率和記憶體整合方案的系統級驗證尚缺；昇騰 AI 晶片整合的時間表為 2030 年，距今仍有 4 年。

常見問題

Tau 縮放定律為何能夠繞過 EUV 光刻的技術壁壘？

EUV（極紫外光刻）是目前製造 7nm 以下先進晶片的必要設備，由荷蘭 ASML 壟斷供應，美國制裁已阻止華為自 2019 年起獲得此類設備。Tau 縮放定律的關鍵在於它不通過縮小電晶體的物理尺寸（需要更短波長的光刻技術）來提升性能，而是通過立體堆疊（3D Stacking）和縮短內部連線（LogicFolding 架構）來提升信號傳播效率和等效電晶體密度。這一技術路線在理論上可以在現有中國可及的製程（如 7nm 的 SMIC）上實現更高的等效密度，繞開了對更先進光刻設備的直接需求。

此次發布如何與去年 DeepSeek 事件形成敘事呼應？

DeepSeek 和 Tau 縮放定律均挑戰了西方市場對「先進 AI 能力需要高成本、稀缺硬件」這一核心假設。DeepSeek 展示了以更低算力成本實現與 OpenAI 同等級別的 AI 模型性能；Tau 縮放定律聲稱可在不依賴被制裁的先進硬件的情況下實現高密度晶片。兩個事件都直接衝擊了輝達估值背後的「算力稀缺性溢價」邏輯，並引發了市場對輝達當前股價中包含多少稀缺性溢價的重新評估。

輝達 2026 年的 Rubin 架構和 Blackwell 架構如何應對潛在的中國競爭？

輝達 2026 年的硬件路線圖已確認：數據中心的 Rubin 架構（R100 GPU + Vera CPU）使用台積電最先進的製程，計劃量產中；消費級和工作站的 Blackwell-based RTX 50 系列繼續上市。Oracle Cloud Infrastructure 已確認 Vera CPU 系統的大規模部署計劃。輝達的軟件護城河（CUDA 生態）使其在全球 AI 訓練基礎設施市場的領先地位在短期內難以被硬件層面的競爭直接撼動，尤其是在中國以外的市場。華為的技術路線即使按計劃實現，其昇騰 AI 晶片與輝達 GPU 的正面競爭也要等到 2030 年後。