El miembro de la junta directiva de Huawei y responsable del departamento de negocios de semiconductores, He Tingbo, anunció el 26 de mayo en la IEEE International Symposium on Circuits and Systems los diseños de chips “Tau (τ) Scaling Law” y “LogicFolding”, afirmando que pueden lograr una mejora del 55% en la densidad de transistores y una mejora del 41% en la eficiencia energética sin depender de equipos de litografía ultravioleta extrema (EUV); el objetivo es alcanzar, en 2031, una densidad de transistores equivalente a la de un proceso de 1,4nm.
Lógica técnica de la Tau Scaling Law: de la reducción geométrica a la optimización del tiempo
La innovación central de la Tau Scaling Law es un cambio en la ruta tecnológica: la ley de Moore (Moore's Law) tradicional depende de reducir el tamaño físico geométrico de los transistores (lo que requiere tecnología de litografía más avanzada); en cambio, la Tau Scaling Law se centra en la optimización de señales en el “dominio temporal”, elevando la densidad de transistores equivalente al reducir las cargas parásitas de resistencia y capacitancia de la propagación de la señal, evitando la dependencia de máquinas de litografía más avanzadas.
LogicFolding es la implementación física de la Tau Scaling Law. Pliega y apila circuitos lógicos en una estructura de doble capa, acortando la longitud de las conexiones internas, con lo que mejora simultáneamente la eficiencia energética y la densidad de transistores. Los objetivos cuantitativos que Huawei afirma son: aumento del 55% en la densidad de transistores, aumento del 41% en la eficiencia energética, y que en 2026 la densidad de transistores de los chips Kirin alcance 238 MTr/mm². Cabe destacar que estos números provienen de declaraciones internas de Huawei y aún no han sido verificados de manera independiente mediante pruebas comparativas de terceros.
Ventajas competitivas confirmadas de NVIDIA y retos pendientes por resolver
Ventajas competitivas de NVIDIA ya confirmadas: el ecosistema de software CUDA es el estándar de la industria para el entrenamiento de modelos de IA en la actualidad, lo que implica un costo de cambio extremadamente alto para los desarrolladores; la cooperación de TSMC en la fabricación de 3nm asegura el rendimiento de hardware más avanzado actual; el plan de despliegue a gran escala de la CPU Vera de proveedores de servicios en la nube de hiperescala como Oracle Cloud Infrastructure ya está confirmado; el analista J Stern Chris Rossbach afirma: “El dominio de esta empresa fabricante de chips en el ámbito de la IA es incomparable, porque, a diferencia de los competidores con problemas de liquidez, tiene recursos para superarlos”.
Retos conocidos pendientes que Huawei aún debe resolver: no hay resultados de pruebas comparativas independientes que validen el rendimiento de entornos de entrenamiento a gran escala para IA; la escalabilidad del rendimiento de fabricación (Yield Rate) sigue siendo incierta; aún faltan validaciones a nivel de sistema para la gestión térmica, la eficiencia de la alimentación y las soluciones de integración de memoria; el cronograma de integración de los chips de IA de Hygon es de 2030, es decir, aún faltan 4 años.
Preguntas frecuentes
¿Por qué la Tau Scaling Law puede eludir las barreras técnicas de la litografía EUV?
EUV (litografía ultravioleta extrema) es el equipo necesario actualmente para fabricar chips avanzados por debajo de 7nm. Países Bajos ASML monopoliza el suministro; las sanciones de Estados Unidos han impedido que Huawei obtenga este tipo de equipos desde 2019. La clave de la Tau Scaling Law es que no mejora el rendimiento aumentando la eficiencia a través de reducir el tamaño físico de los transistores (lo que requiere tecnología de litografía de longitud de onda más corta). En lugar de ello, mejora la eficiencia de propagación de señales y la densidad de transistores equivalente mediante el apilamiento en 3D (3D Stacking) y el acortamiento de conexiones internas (arquitectura LogicFolding). En teoría, esta ruta tecnológica permite lograr una mayor densidad equivalente en los procesos disponibles en China (como el de 7nm de SMIC), eludiendo la necesidad directa de equipos de litografía más avanzados.
¿Cómo se enlaza esta publicación con la narrativa del evento de DeepSeek del año pasado?
DeepSeek y la Tau Scaling Law desafían ambos el supuesto central del mercado occidental de que “las capacidades avanzadas de IA requieren hardware caro y escaso”. DeepSeek muestra que puede alcanzar un rendimiento de modelos de IA del mismo nivel que OpenAI con costos de cómputo más bajos; la Tau Scaling Law afirma que puede lograr chips de alta densidad sin depender de hardware avanzado que esté sancionado. Los dos eventos impactan directamente la lógica del “premium por escasez de capacidad de cómputo” detrás de la valoración de NVIDIA, y han llevado al mercado a reevaluar cuánto de ese premium por escasez está incluido en el precio actual de las acciones de NVIDIA.
¿Cómo responden la arquitectura Rubin de 2026 y la arquitectura Blackwell ante la posible competencia de China?
El roadmap de hardware de NVIDIA para 2026 ya está confirmado: la arquitectura Rubin para centros de datos (R100 GPU + Vera CPU) utiliza el proceso de fabricación más avanzado de TSMC y está planeada para producción en masa; el RTX 50 Series basado en Blackwell para consumo y estaciones de trabajo continúa saliendo al mercado. Oracle Cloud Infrastructure ya confirmó el plan para un despliegue a gran escala de sistemas con la CPU Vera. El foso de software de NVIDIA (ecosistema CUDA) hace que, en el corto plazo, su posición de liderazgo en el mercado global de infraestructura de entrenamiento de IA sea difícil de desplazar de forma directa mediante competencia a nivel de hardware, especialmente en mercados fuera de China. Incluso si la ruta tecnológica de Huawei se materializa según lo planeado, la competencia directa de sus chips de IA Ascend con las GPU de NVIDIA tendría que esperar hasta después de 2030.
