エッジAIの飛躍的発展：TetraMemが台積電22nmチップを基に構築したプラットフォームMLX200の成果を発表

シリコンバレーに位置する半導体設計企業 TetraMem は、TSMC（台湾積体電路製造）22ナノメートルの RRAM チップを搭載した SoC「MLX 200」プラットフォームについて、流通工程（テープアウト）、製造、検証を完了したと発表した。この新たな技術は、メモリーアレイ内で直接演算を実行でき、エッジAIが直面するデータ転送、消費電力、放熱の制約を解決できる。用途にはウェアラブル機器、音声処理などが含まれ、サンプルは今年下半期に出荷予定だ。

メモリー計算はどのように従来の転送ボトルネックを克服するのか

AI のワークロードは拡大し続け、システム性能はメモリーと演算ユニットの間でのデータ転送による制約を受けている。メモリー計算のシミュレーションは、まったく異なる方法を提供し、メモリーアレイ内部で直接計算を行うことでデータ転送を削減し、効率を高める。 TetraMem の MLX200 プラットフォームは、多段 RRAM アレイとミックスドシグナル演算エンジンを統合し、メモリー内で高スループットのベクトル行列演算を実現しつつ、先進的な CMOS プロセスとの互換性も維持する。

TSMC（台湾積体電路製造）の 22ナノメートル製造プロセスで多段 RRAM を導入する技術的優位性

TSMC（台湾積体電路製造）の 22ナノメートル製造プロセスで検証された多段 RRAM Memory 技術は、製造面で高い CMOS の相容性を示す。演算性能では、低電圧・低電流での動作特性を備え、確かなデータ保持力と耐久性を持つ。さらに、この技術はより高いメモリーおよび演算密度を支援する。初期のチップ試験結果では、各アレイの機能が非常に高い一致性を備えることが示され、この設計手法がメモリー応用における商業的な実現可能性を持つことが裏付けられた。

この技術の進展は、TetraMem が先に TSMC（台湾積体電路製造）の 65ナノメートル CMOS 製造プロセスで製造した MX 100 プラットフォームに基づいている。同社はこれまでに、多段 RRAM デバイスが数千のコンダクタンス（電導）レベルを備えることを実証しており、関連する学術研究は 2023 年 3 月に Nature 誌で発表された。前期の成果をより先進的な製造プロセスへと拡張する。2019 年以来、TetraMem は TSMC（台湾積体電路製造）とともに RRAM 技術の研究を推進するために協力してきた。

エッジAIの応用シーンの発展計画

Tetra MLX 200 と MLX 201 のプラットフォームは主に、消費電力とレイテンシーへの感度が高いエッジAI（Edge AI）を対象に設計されている。用途には音声・音響処理、ウェアラブル機器、IoT システム、そして継続稼働が必要なセンサー応用システムが含まれる。TetraMem は今年下半期からサンプルの提供を開始する予定で、同時に同社の多層 RRAM メモリーの知的財産権（IP）も評価・ライセンス提供の形で順次公開される。TetraMem の共同創業者兼 CEO の Glenn Ge 博士は、同社が長年 TSMC（台湾積体電路製造）と築いてきた協力関係は、多段 RRAM アーキテクチャを先進的な製造プロセスの商用チップへと転換することが可能であることを示しており、次世代のエッジAIに実際の用途を提供すると述べた。

この記事は「エッジAIのブレイクスルー発展：TetraMem が TSMC（台湾積体電路製造）22ナノメートルのチップに基づくプラットフォーム MLX200 の成果を発表」として最初に現れたのは、鏈新聞 ABMedia。