El precio de venta promedio de las obleas CoWoS supera los 10.000 dólares; el embalaje avanzado se convierte en un nuevo motor de ganancias de TSMC

La ola de IA impulsa una transformación del panorama de la industria de semiconductores; una tecnología de empaquetado avanzado que antes se consideraba parte de la etapa posterior del proceso de fabricación de chips, hoy ya ha saltado a ser una parte clave de la cadena de suministro de chips para IA. A medida que el precio promedio en fábrica de obleas CoWoS de TSMC supera los 10.000 dólares, equiparándose al proceso avanzado de 7 nm, la industria de test y encapsulado pasa de competir en un terreno de “bajos márgenes brutos” a un ámbito de “alto valor”.

Al mismo tiempo, el Intel EMIB se está consolidando en silencio y el panorama competitivo del mercado de empaquetado avanzado también empieza a mostrar cambios sutiles.

CoWoS ya no es solo una etapa posterior del proceso; se reevalúa la fijación de precios del empaquetado

En el pasado, el empaquetado se veía como una parte del proceso de fabricación de chips con un valor añadido relativamente bajo. Sin embargo, a medida que los chips de IA han aumentado con rapidez las exigencias de densidad de cómputo y de ancho de banda de memoria, ese entendimiento se ha volteado por completo. El Economic Times indica que, mediante arquitecturas de empaquetado 2.5D y 3D, combinando apilamiento de dados e integración heterogénea, el empaquetado avanzado se está convirtiendo en una ruta clave para continuar la Ley de Moore, lo que influirá directamente en el rendimiento, el consumo de energía y la arquitectura de sistemas de los chips de IA.

Los datos del mercado demuestran aún más esta reevaluación de precios. Los actores del sector revelaron que el precio promedio de venta de una sola oblea CoWoS es de aproximadamente 10.000 dólares, ya equivalente al proceso avanzado de 7 nm.

Asimismo, el empaquetado avanzado no requiere depender de equipos EUV con un coste de decenas o cientos de millones de dólares; el gasto de capital es relativamente menor. Combinado con la introducción de equipos de fabricantes taiwaneses como Hong Su (3131), Chunghwa (6640) y Wan Run (6187), se forma una estructura de rentabilidad de “alto precio de contratación, baja depreciación”, y el potencial de margen bruto se está acercando rápidamente a los procesos avanzados.

El modelo de negocio de TSMC cambia; la participación del empaquetado en los ingresos sigue aumentando

El auge del empaquetado avanzado también está cambiando de manera fundamental el modelo de negocio de TSMC. El empaquetado avanzado representa aproximadamente una décima parte del total de ingresos de TSMC en 2025, y esa cifra sigue aumentando conforme crece la demanda de chips de IA. La posición de TSMC está pasando gradualmente de ser un tradicional “foundry de obleas” a “servicios de integración a nivel de sistema”, y el valor estratégico del eslabón de empaquetado se amplifica considerablemente.

La velocidad de expansión de capacidad refleja aún más la confianza del mercado. Los analistas estiman que la capacidad de empaquetado avanzado de TSMC alcanzará aproximadamente 1,3 millones de obleas en 2026 y 2 millones en 2027; desde el lado de la oferta, se trabajará activamente para ponerse al día con el déficit de demanda.

En cuanto al planteamiento tecnológico, TSMC también impulsa activamente el apilamiento 3D SoIC y la plataforma de integración COUPE de fotónica de silicio, integrando cómputo y comunicación óptica en la misma arquitectura de empaquetado mediante el empaquetado fotónico compartido (CPO), para reducir aún más el consumo de energía y mejorar la eficiencia de transmisión.

El surgimiento de Intel EMIB: ¿qué dicen los analistas sobre la competencia del mapa de empaquetado?

Al mismo tiempo, el analista Jukan de Citrini, en una publicación reciente en la plataforma comunitaria X, reveló que muchos ingenieros senior supuestamente se están uniendo de forma gradual al equipo de empaquetado avanzado de Intel EMIB, y se espera que EMIB tenga la capacidad de captar cierta cuota de mercado de un tamaño determinado.

El internauta @christophauto también mencionó en su respuesta los actuales cuellos de botella de la expansión de CoWoS. Señaló que, cuando CoWoS utiliza una capa intermediaria de silicio de gran tamaño para ampliar el tamaño de la máscara (retícula), la dificultad y el coste de unir máscaras (reticle stitching) aumentarán rápidamente y afectarán el rendimiento. Además, el área de la capa intermediaria de silicio también incrementará el riesgo de curvatura (warpage) tras la ampliación. Al mismo tiempo, el corte de obleas circulares en capas intermediarias rectangulares, en sí mismo, tiene un problema de desperdicio de área que es difícil de evitar.

En comparación, EMIB evita la capa intermediaria de silicio de gran área y utiliza una arquitectura en la que se insertan puentes de silicio pequeños dentro de un sustrato orgánico, lo que ofrece mayor flexibilidad. Una vez que se introduzca un sustrato de vidrio, la estabilidad térmica mejora aún más, y la competitividad en costes será más destacada.

Sin embargo, la desventaja es que el área de los puentes de silicio y la densidad de cableado limitan el ancho de banda de interconexión; la distancia de transmisión es más larga y la latencia es ligeramente mayor que en CoWoS. Para los fabricantes de GPU que necesitan exigencias extremadamente estrictas de ancho de banda, esto es un punto difícil. Además, TSMC también está investigando activamente la tecnología CoPoS (a nivel de panel) para empaquetado de paneles, con la que se reemplaza un wafer circular por un panel rectangular, resolviendo de forma directa las limitaciones del empalme de máscaras y el desperdicio de obleas. Se espera que la producción en masa se alcance como máximo entre 2028 y 2029.

(Chen Liwu, ¡fulguración divina! ¡Citrini desea capturar la demanda derivada de CoWoS de TSMC en el “mejor informe financiero de este año” de Intel)

La cooperación competitiva avanza; el trono de CoWoS difícilmente se moverá a corto plazo

En la relación competitiva a nivel de aplicaciones, CoWoS es más bienvenido por escenarios de entrenamiento de IA con alta demanda de ancho de banda, como Nvidia Blackwell y la vinculación profunda con la arquitectura de próxima generación Rubin. EMIB, gracias a su ventaja de costes y a la flexibilidad del empaquetado de gran tamaño, ha ido logrando establecerse gradualmente en el mercado de inferencia y de ASIC desarrollados internamente por proveedores de nube, como Google que planea incorporar TPU v9 en 2027.

No obstante, la relación entre el empaquetado CoWoS de TSMC y el Intel EMIB no es simplemente de competencia. En una conferencia anterior de resultados, TSMC ya reveló que abrirá el uso de chips informáticos para que Intel emplee el empaquetado EMIB, creando una complementariedad en la división de trabajo entre la cadena superior e inferior.

La competencia de este empaquetado avanzado, en esencia, es un proceso de maduración por capas del rumbo del mercado: los escenarios de entrenamiento de la GPU en la capa superior están dominados por CoWoS, mientras que el mercado de inferencia y de ASIC es atacado por EMIB. El trono de TSMC sigue firme a corto plazo, pero la reconfiguración del mapa de empaquetado apenas está por comenzar.

Este artículo: el precio promedio de oblea CoWoS supera los 10.000 dólares; el empaquetado avanzado se convierte en el nuevo motor de ganancias de TSMC. Aparece por primera vez en Cadena de noticias ABMedia.